La potenza consumata rappresenta, al giorno d’oggi, uno dei fattori chiave nella progettazione dei cosiddetti dispositivi System-on-Chip (SoC), ossia di quei circuiti integrati che comprendono al loro interno dei sistemi elettronici completi. Una corretta gestione della potenza consumata, infatti, è essenziale sia per la durata delle batterie, nel caso di dispositivi portatili, sia per evitare un eccessivo riscaldamento dei sistemi fissi.

Questo tipo di vincolo ha portato a sviluppare vari meccanismi di gestione della potenza attiva all’interno di questo genere di dispositivi, in cui i vari sottosistemi vengono alimentati solo in occasione del loro utilizzo, per poi essere portati in uno stato di riposo, con salvataggio o meno del loro stato interno. Questi meccanismi di gestione, in particolare, toccano tre aspetti principali:

• l’architettura del sistema, che dovrebbe essere suddivisa in moduli in funzione della potenza necessaria per alimentarli e della logica utilizzata per comandarli;
• il comportamento dinamico dei vari moduli quando vengono accesi o spenti, sia da soli sia in relazione agli altri moduli del sistema;
• la logica di controllo, che attua, via software o hardware, la gestione vera e propria della potenza attiva.

Tutti questi aspetti dovrebbero essere accuratamente verificati durante la fase di progettazione del sistema (idealmente durante la fase Register Transfer Level (RTL)), al fine di controllare il corretto funzionamento del sistema quando sottoposto a un meccanismo di gestione della potenza attiva.

Data la complessità di una verifica di questo tipo, è necessario utilizzare una metodologia ben definita, che permetta di affrontare tutti gli aspetti relativi alla gestione della potenza attiva dell’intero sistema; tale metodologia è supportata dallo standard IEEE 1801-2009, noto anche come UPF (Unified Power Format), il quale definisce sia l’analisi statica dell’architettura, sia la simulazione dinamica dei vari moduli, sia infine la verifica della logica di controllo.

Un esempio completo di applicazione della gestione della potenza attiva secondo lo standard IEEE 1801-2009, nel caso di architettura ARM, è stato recentemente pubblicato su EETimes. L’articolo, oltre a presentare una panoramica generale sui meccanismi di controllo del consumo di potenza, scende nel dettaglio di ogni singolo aspetto di cui tenere conto in questo tipo di verifica, corredando ogni passo di corrispondente codice UPF.